

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日

2003年 4月14日

Date of Application:

Application Number:

特願2003-109053

[ST. 10/C]:

Applicant(s):

願

出

[JP2003-109053]

出 願

ソニー株式会社



2004年 3月 2日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

【整理番号】 0390053202

【提出日】 平成15年 4月14日

【あて先】 特許庁長官 太田 信一郎 殿

特許願

【国際特許分類】 H04N 7/26

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号ソニー株式会社内

【氏名】 富樫 治夫

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100082740

【弁理士】

【氏名又は名称】 田辺 恵基

【手数料の表示】

【予納台帳番号】 048253

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9709125

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 符号化装置及び符号化方法

【特許請求の範囲】

## 【請求項1】

入力された画像データをフィルタリング処理を施すことによりフィルタリング 係数を生成するフィルタリング生成手段と、

上記フィルタリング係数を各画素の最上位ビットから最下位ビットまでの複数 のビットプレーンに分割する分割手段と、

上記複数のビットプレーンのうち、下位側から所定数の上記ビットプレーンを 取り除いた後、残りの各上記ビットプレーンのみを読み出して並列的に出力する。 読出制御手段と、

上記読出制御手段により並列的に出力された上記複数のビットプレーンについてそれぞれ符号化処理する複数の符号化手段と

を具え、各上記符号化手段が上記符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、上記読出制御手段は、取り除く上記ビットプレーンの数を決定する

ことを特徴とする符号化装置。

#### 【請求項2】

上記読出制御手段は、

上記記憶手段に記憶されている各上記ビットプレーンのうち下位側かつ上記階 層レベルの低い側から所定数の上記ビットプレーンを取り除く

ことを特徴とする請求項1に記載の符号化装置。

#### 【請求項3】

各上記符号化手段による符号化処理の結果に基づいて、1フレーム当りの発生符号量を一定にさせるためにフィードフォワードさせるレート制御手段を具えることを特徴とする請求項1に記載の符号化装置。

#### 【請求項4】

入力された画像データをフィルタリング処理を施すことによりフィルタリング 係数を生成する第1のステップと、 上記フィルタリング係数を各画素の最上位ビットから最下位ビットまでの複数 のビットプレーンに分割する第2のステップと、

分割された上記複数のビットプレーンのうち、下位側から所定数の上記ビット プレーンを取り除いた後、残りの上記複数のビットプレーンのみを読み出して並 列的に出力する第3のステップと、

並列的に出力された上記複数のビットプレーンについてそれぞれ符号化処理する第4のステップと

を具え、上記第4のステップにおいて各上記符号化処理を行う際に1フレーム 当りの発生符号量を一定にさせるように、上記第3のステップでは、取り除く上 記ビットプレーンの数を決定する

ことを特徴とする符号化方法。

## 【請求項5】

上記第3のステップでは、

各上記ビットプレーンのうち下位側かつ上記階層レベルの低い側から所定数の 上記ビットプレーンを取り除く

ことを特徴とする請求項4に記載の符号化方法。

# 【請求項6】

上記第4のステップにおける各上記符号化処理の結果に基づいて、1フレーム 当りの発生符号量を一定にさせるために必要な上記第3のステップにおいて取り 除く上記ビットプレーンの数を設定した後、当該第3のステップにフィードバッ クさせる第6のステップ

を具えることを特徴とする請求項4に記載の符号化方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は符号化装置及び符号化方法に関し、例えばJPEG(Joint Photogra phic Experts Groupe ) 2000規格に準拠した符号化装置及び符号化方法に適用して好適なものである。

[0002]

## 【従来の技術】

近年、新しいデータ圧縮方式として、JPEG2000規格と呼ばれる圧縮方式が規格化されている。

## [0003]

# 【発明が解決しようとする課題】

ところで、かかるJPEG2000規格による符号化方式では、符号化処理が 煩雑で伝送時間の短縮化を図ることが望まれていた。

### [0004]

本発明は以上の点を考慮してなされたもので、符号化処理に要する伝送効率を 格段と向上し得る符号化装置及び符号化方法を提案するものである。

## [0005]

### 【課題を解決するための手段】

かかる課題を解決するため本発明においては、入力された画像データをフィルタリング処理を施すことによりフィルタリング係数を生成するフィルタリング生成手段と、フィルタリング係数を各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する分割手段と、複数のビットプレーンのうち、下位側から所定数のビットプレーンを取り除いた後、残りの各ビットプレーンのみを読み出して並列的に出力する読出制御手段と、読出制御手段により並列的に出力された複数のビットプレーンについてそれぞれ符号化処理する複数の符号化手段とを設け、各符号化手段が符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、読出制御手段は、取り除くビットプレーンの数を決定するようにした。

#### [0006]

この結果この符号化装置では、ユーザから見て比較的細かい情報である部分に 相当する所定数分のビットプレーンを取り除いた分だけ、各符号化手段がそれぞ れ符号化処理を行う前段階での処理時間の変動を未然に防止することができる。

#### [0007]

また本発明においては、入力された画像データをフィルタリング処理を施すことによりフィルタリング係数を生成する第1のステップと、フィルタリング係数

を各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する第2のステップと、分割された複数のビットプレーンのうち、下位側から所定数のビットプレーンを取り除いた後、残りの複数のビットプレーンのみを読み出して並列的に出力する第3のステップと、並列的に出力された複数のビットプレーンについてそれぞれ符号化処理する第4のステップとを設け、第4のステップにおいて各符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、第3のステップでは、取り除くビットプレーンの数を決定するようにした。

## [0008]

この結果この符号化方法では、ユーザから見て比較的細かい情報である部分に 相当する所定数分のビットプレーンを取り除いた分だけ、各符号化処理を行う前 段階での処理時間の変動を未然に防止することができる。

## [0009]

### 【発明の実施の形態】

以下図面について、本発明の一実施の形態を詳述する。

#### $[0\ 0\ 1\ 0\ ]$

#### (1) 本実施の形態による符号化装置の構成

図1において、1は全体として符号化装置を示し、外部からビデオ入力部(VIN:Video In)2に動画像データ(例えばITU-R BT656規格に対応する標準動画像信号)D1が入力されると、このビデオ入力部2は、CPU3の制御の下で、当該動画像データに時間多重されている各コンポーネントデータ(輝度Y及び色差Cb、Cr)を分離した後、当該各コンポーネントデータD2ごとに画像符号化領域を抽出してレジスタR1Eに送出する。

# $[0\ 0\ 1\ 1]$

レジスタR1Eは、ビデオ入力部2から与えられた各コンポーネントデータD2を一旦格納すると共に、それぞれ元の画像データの1フレーム分ごとに分けて順次インターフェースPSGを介してSDRAM (Synchronous Dynamic Random Access Memory) 4に記憶させる。その際、レジスタR1Eは、各コンポーネントデータD2ごとに1フレーム内のSDRAM4のアドレスを発生するようにな

されている。

# . [0012]

続いてCPU3は、SDRAM4に記憶されたフレーム単位の各コンポーネントデータD2を読み出してインターフェースPSG及びレジスタR2Eを介してウェーブレット変換部(DWT:Discrete Wavelet Transform)5に送出する。

### [0013]

その際レジスタR2Eでは、後述するウェーブレット変換に必要な画像の順番情報を管理しており、各コンポーネントデータD2ごとに1フレーム内のSDRAM4のアドレスを発生する。

# $[0\ 0\ 1\ 4]$

このウェーブレット変換部5は、低域周波数通過型及び高域周波数通過型の2 分割フィルタ(図示せず)を有し、当該各2分割フィルタを用いて、各コンポーネントデータD2に基づく画像をそれぞれ水平方向及び垂直方向に周波数及び時間の双方で分割する処理(すなわちウェーブレット変換処理)を施す。

## [0015]

すなわちウェーブレット変換処理は、ある周波数帯を取り出すと共に低域周波数を2:1で間引き再びフィルタをかける操作を繰り返すことにより、再帰的に低域を分割していくようにして、高域周波数から段階的に周波数成分を抽出する処理である(以下、当該各段階をレベルと呼ぶ)。

### [0016]

この結果、各コンポーネントデータD2に基づく画像は、図2に示すように、各レベル(本実施の形態の場合5レベルまで)ごとに、水平方向が低域周波数側で垂直方向が高域周波数側の成分(以下、これをLH成分と呼ぶ)、水平方向が高域周波数側で垂直方向が低域周波数側の成分(以下、これをHL成分と呼ぶ)、水平方向が高域周波数側で垂直方向が高域周波数側の成分(以下、これをHH成分と呼ぶ)、水平方向が低域周波数側で垂直方向が低域周波数側の成分(以下、これをHH成分と呼ぶ)、水平方向が低域周波数側で垂直方向が低域周波数側の成分(以下、これをLL成分と呼ぶ)に分割される。

# [0017]

ウェーブレット変換部5において、各レベルごとに、LH成分、HL成分、H

H成分及びLL成分に画像が分割された各コンポーネントデータD3は、量子化部(Q:quantum) 6 を介して量子化された後、ビットプレーン変換部(WTB:Word to Bitplane) 7 に供給される。なお各コンポーネントデータD3のうち最終階層レベル以外のLL成分は、量子化部6及びビットプレーン変換部 7 の各処理を行うことなく、レジスタR4E及びインターフェースPSGを介してそのままSDRAM4に記憶される。

# [0018]

ビットプレーン変換部7は、ウェーブレット変換された各コンポーネントデータD3について、図3(A)に示すように、例えば64×64(=4096)個のワードを1個のコードブロックCBとして、階層レベルごとにかつ帯域周波数ごとに、 当該コードブロック単位に分割する。

## [0019]

さらにビットプレーン変換部7は、各コードブロックCB(図3(A))について、各画素の最上位ビット(bit15)が集まって構成するプレーンBP15から最下位ビット(bit0)が集まって構成するプレーンBP0までの16枚のビットプレーンBP0~BP15に分割する。その際、ビットプレーン変換部7は、各コンポーネントデータについての各コードブロックに対する0ビットのビットプレーン(以下、これをゼロビットプレーンと呼ぶ)を検出する。

### [0020]

この後、CPU3は、ビットプレーン変換部7から出力された各コードブロックをレジスタR4Eに一旦格納しながら順次インターフェースPSGを介してSDRAM4に記憶させる。

#### (0021]

続いてCPU3は、SDRAM4に記憶された各ビットプレーンを読み出しながら、インターフェースPSG及びレジスタR5Eを介してそれぞれ対応するビットモデル部(CBM: Coefficient Bit Modeling)8A( $8A_0 \sim 8A_X$ (本実施の形態ではX=15))及び続く算術符号化部(AC: Arithmatic)9A( $9A_0 \sim 9A_X$ )にパラレルに送出する。

### [0022]

その際、CPU3は、SDRAM4から読み出した各ビットプレーンのうち実際にビットが1であるビットプレーン(以下、これを処理ビットプレーンと呼ぶ)の数がコードブロック毎に相違することから、当該各コードブロックに対応するビットモデル部8Aの処理時間が変動するのを防止するように、レジスタR5Eの入出力状態を制御するようになされている。

# [0023]

ここで量子化後のコードブロックCBは、図4(A)のように16枚のビットプレーンから構成され、図4(B)に示すように、最上位ビットの正負を表す1枚のビットプレーン(以下、これを符号ビットプレーンと呼ぶ)BP15と、その下位にある何枚かのゼロビットプレーンBPZと、さらに下位にある何枚かの処理ビットプレーンBPYとを有する。

# [0024]

そしてCPU3は、ビットプレーン変換部7からレジスタR4Eを介して送られてくるビットプレーンを監視しながら、必要なビットプレーンのみをレジスタR5Eに送出するようにレート制御を実行させる。

#### [0025]

ここでビットモデル部8Aは、レジスタR5Eからパラレルで供給される各コードブロックにおける各ビットプレーンの各ビットに相当するコンテクストを作成した後、当該各ビットに同期させて対応する算術符号化部9Aに送出する。

#### [0026]

このビットモデル部8Aは、後段の算術符号化部9Aにおいて算術符号する順番に各ビット及び相当するコンテクストを出力する。

#### [0027]

ここで算術符号化部9Aでは、JPEG2000規格に準拠するエントロピー符号化をビットプレーン毎に独立して行うようになされている。従って、CPU3は、必要最小限のビットプレーンのみを符号化するために、各ビットモデル部8Aにそれぞれ供給する必要なビットプレーン数を確定させる。

#### [0028]

すなわち上述した図4(B)の16枚のビットプレーンのうち処理ビットプレ

ーンBPYの下位の何枚かを非処理ビットプレーンBPWとすることにより(図 4 (C))、残りの処理ビットプレーンBPX (X:Y-W) のみが処理対象と される。

## [0029]

そして各算術符号化部9Aは、対応するビットモデル部8Aから送られてきた ビットに対してコンテクスト毎の発生確率を演算して符号化ストリームを作成す る。

## [0030]

一般の算術符号化方法とは、第1に、入力ビットが「0」又は「1」である点、第2に、入力ビットを符号化するのではなくMPS (More Probable Symbol) 及びLPS (Less Probable Symbol)を符号化する点、第3に、入力ビットの出現確率は入力ビットに従い学習する点、第4に、区間分割の乗算演算を加算演算によって近似する点が相違する。

# [0031]

この後、CPU3は、各算術符号化部9Aからそれぞれ出力された符号化後の コードブロックをレジスタR6Eに一旦格納しながら符号化ストリームとしてインターフェースPSGを介してSDRAM4に記憶させる。

### [0032]

その際、CPU3は、各算術符号化部9Aにおいて符号化処理に要する時間が 相違するため、当該各算術符号化部9Aを監視し一定の符号化ストリームが作成 されたら次から次へのSDRAM4に記憶させるようにレジスタR6Eを制御す る。

#### [0033]

続いてCPU3は、SDRAM4に記憶された符号化ストリームの中でレート 制御により決定された符号化ストリームのみを読み出しながら、インターフェースPSG及びレジスタR7Eを介してフォーマット生成部(FMT:format)1 0に送出する。

#### [0034]

このフォーマット生成部10は、レジスタR6Eを介してCPU3によってS

DRAM4から読み出された符号化ストリームについて、当該符号化ストリームがエントロピー符号化された符号列であるため、所望のストリーム順番に形成しかつ付加情報(ヘッダ)を追加してJPEG2000規格に準拠したデータストリームを作成した後、外部出力する。

## [0035]

なおCPU3には、ワークメモリとしてのRAM(Random Access Memory)12が接続され、必要に応じて各種データを読出し又は書込みし得るようになされている。

### [0036]

# (2) 符号化ビットプレーン数の確定方法

伝送レート制御により切り捨てられるビットプレーンは、結果としてビットモデル部8A及び算術符号化部9Aの各処理を行う必要がない。しかし伝送レート制御は算術符号化部9Aにおいて計算された発生符号量を基に制御する。そこで各ビットプレーンの係数からビットモデル部8A及び算術符号化部9Aの各処理を行わず簡易な方法で計算し、発生符号量を予測する。この方法で計算された発生符号量を予測発生符号量と呼ぶ。

### [0037]

この予測発生符号量に対して伝送レート制御と同じ手法で必要なビットプレーンを確定し処理ビットプレーンとする。当然予測発生符号量はビットモデル部 8 A及び算術符号化部 9 Aの各処理を行って得られた発生符号量とは異なるため確定された必要なビットプレーンに余裕をもったビットプレーンを処理ビットプレーンとする。例えば図 1 2 の灰色部分が予測発生符号量より求められた必要なビットプレーンとすると処理ビットプレーンとして各コードブロックもう 1 ビットプレーン加えて処理ビットプレーンとする。

#### [0038]

上述したようにCPU3は、レジスタR5Eを制御して各ビットモデル部8Aに供給するコードブロックのビットプレーン数を制御することにより、当該各ビットモデル部8Aに対応する算術符号化部9Aにおける処理時間を最小限に抑える。

### [0039]

その際、CPU3は、各ビットモデル部8Aにそれぞれ供給する必要なビットプレーン数を確定させる一方、必要でないビットプレーン(LSB側)を切り捨てるのであるが、以下に必要なビットプレーン数の確定方法について説明する。

## [0040]

具体的には、CPU3は、図5に示すような機能ブロックで表されるアルゴリズムを有し、有意サンプル計算部3A、符号量推定部3B、1次レート制御部3 C及び2次レート制御部3Dから構成される。

## [0041]

まずCPU3内の有意サンプル計算部3Aでは、各コードブロックの各ビットプレーンについて、初めて"significant" (有意)になったサンプルの数を計算して出力する。

## [0042]

具体的には、CPU3は、図6に示す有意サンプル計算処理手順RT1をステップSP0から開始し、続くステップSP1においてコードブロック番号 c b を 「0」とした後、ステップSP2に進んで、全てのサンプル s について signific ant [s] を [0] と初期化する。

# [0043]

そしてCPU3は、ステップSP3に進んで、コードブロック番号cbのビットプレーン番号bpで初めて "significant" (有意である状態、すなわち既に「1」であるビットを符号化済みであること)になったサンプルの数をCountNew Sig [cb] [bp] としたとき、ビットプレーン番号bpを0でかつCountNewSig [cb] [bp]を0に設定した後、ステップSP4に進む。このビットプレーン番号bpはMSB側からLSB側に向けて番号が割り当てられている。

### [0044]

このステップSP4において、CPU3は、コードブロック番号cb及びビットプレーン番号bpにおいて未処理のサンプルsを1つ選んだ後、ステップSP5に進んで、significant〔s〕が0でかつサンプルsのビットプレーン番号bp番目のビットが「1」か否かを判断する。

## [0045]

このステップSP5において肯定結果が得られたとき、CPU3は、ステップSP6に進んで、significant [s]を1とし、かつCountNewSig [c b] [bp]に「1」を加えた後、ステップSP7に進む。一方ステップSP5において否定結果が得られたとき、CPU3はそのままステップSP7に進む。

# [0046]

次にステップSP7において、CPU3は、未処理サンプルがあるか否かを判断し、肯定結果が得られた場合には再度ステップSP4に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合にはステップSP8に進んで、CountNewSig [cb] [bp] を後段の符号量推定部3Bに出力する。

# [0047]

そしてCPU3は、ステップSP9に進んで、未処理ビットプレーンがあるか否かを判断し、肯定結果が得られた場合には、ステップSP10に進んでビットプレーン番号に「1」を加えた後、再度ステップSP3に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのビットプレーンが処理されたと判断してそのままステップSP11に進む。

#### [0048]

このステップSP11において、CPU3は、未処理コードブロックがあるか否かを判断し、肯定結果が得られた場合には、ステップSP12に進んでコードブロック番号に「1」を加えた後、再度ステップSP2に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのコードブロックが処理されたと判断してステップSP13に進んで当該有意サンプル計算処理手順RT1を終了する。

### [0049]

このようにしてCPU3内の有意サンプル計算部3Aでは、各コードブロックにおける各ビットプレーンについて、初めて有意になったサンプルの数を計算して出力することができる。

#### [0050]

続いてCPU3内の符号量推定部3Bでは、各コードブロックの各ビットプレ

ーンについて、そのビットプレーンで発生する符号量の推定値を出力する。そして CPU 3 内の 1 次レート制御部 3 Cでは、ビットプレーン毎の推定符号量を入力とし、固定ビット・トランケーション(切り捨て)による制御を行い、全てのコードブロックで必要なビットプレーン数とを出力する。

## [0051]

因みにCPU3内の2次レート制御部3Dでは、後述するように、ビットプレーン毎の推定符号量のみならず、1フレーム当りの発生符号量を一定にさせるために伝送レートを制御させる量(以下、これを目標符号量と呼ぶ)をも入力として、固定ビット・トランケーションによるレート制御を行うようになされている。

# [0052]

具体的には、CPU3は、図7に示す符号量推定及び1次レート制御処理手順RT2をステップSP20から開始し、続くステップSP21においてビットプレーン番号を「0」かつ利用可能なバイト数を目標バイト数に設定した後、ステップSP22に進んで、コードブロック番号cbを「0」かつ推定符号量Bits〔cb〕を「0」と初期化する。

#### [0053]

### [0054]

このステップSP25において、CPU3は、一時的な推定符号量BitsTmpを

、RatioNewSig及びRatioMRをそれぞれパラメータとしたとき、CountNewSig〔cb〕 [bp〕×RatioNewSig+CountMR [cb] [bp〕×RatioMRとして表し、利用可能なバイト数(AvailableBytes)を8で割って小数部分を切り捨てるように、推定符号量をバイト数に変換すると共に、推定符号量Bits [cb]に一時的な推定符号量BitsTmpを加算する。

# [0055]

続いてCPU3は、ステップSP27において、利用可能なバイト数が0以下であるか否かを判断し、否定結果が得られた場合にはステップSP28に進んで、未処理コードブロックがあるか否かを判断する一方、肯定結果が得られた場合にはそのままステップSP29に進んで当該符号量推定及び1次レート制御処理手順RT2を終了する。

# [0056]

このステップSP28において肯定結果が得られた場合には、CPU3は、ステップSP30に進んでコードブロック番号cbに「1」を加えた後、再度ステップSP23に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのコードブロックが処理されたと判断してステップSP31に進む。

#### [0057]

そしてステップSP31において、CPU3は、未処理ビットプレーンがあるか否かを判断し、肯定結果が得られた場合には、ステップSP32に進んでビットプレーン番号bpに「1」を加えた後、再度ステップSP22に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのビットプレーンが処理されたと判断してそのままステップSP29に進んで当該符号量推定及び1次レート制御処理手順RT2を終了する。

#### [0058]

このようにしてCPU3内の符号量推定部3B及び1次レート制御部3Cでは、各コードブロックにおける各ビットプレーンについて、当該ビットプレーンで発生する推定符号量を出力すると共に、ビットプレーン毎の推定符号量とに基づいて、全てのコードブロックで必要なビットプレーン数を確定することができる

### [0059]

### (3) レート制御

フォーマット生成部10から送出する1フレーム当りの発生符号量を一定にさせるために伝送レートを制御させる目標符号量を基準として、CPU3(図5では、2次レート制御部3D)は、MSB側からLSB側の方向にかつ低域周波数側から高域周波数側の順に、輝度Y及び色差Cb、Crのコンポーネントの順番で、ビットプレーン単位で目標符号量になるまで選択する。

## [0060]

上述した符号化ビットプレーン数の確定方法では、予測発生符号量に対して必要なビットプレーンを確定したが、レート制御ではビットモデル部8A及び算術符号化部9Aの処理を行って得られた発生符号量を基に固定ビット・トラケーションによる制御を行うようになされている。

## $[0\ 0\ 6\ 1]$

具体的には、CPU3は、図13に示す発生符号量予測処理手順RT3をステップSP40から開始し、続くステップSP41において、利用可能なバイト数 (AvailableBytes) を目標バイト数からヘッダ類(メインヘッダ (Main header)、タイルパートヘッダ (Tilepart header)、パケットヘッダ (Packet header)) の符号量を差し引いた値となるように設定する。

#### $[0\ 0\ 6\ 2]$

因みに符号化ストリーム全体として、目標符号量内に収まるように、予めヘッ ダ類の符号量を計算し又は見積もる必要がある。この場合、パケットヘッダの符 号量は確定できないので、大まかな値を用いることを前提としている。

#### [0063]

そしてCPU3は、ステップSP42に進んで、ビットプレーン番号bpを「0」に設定した後、さらにステップSP43に進んでコードブロック番号cbを「0」に設定する。

#### [0064]

続いてCPU3は、ステップSP44に進んで、コードブロック番号cb及びビットプレーン番号bpの実際の発生符号量のバイト数Bytes(cb、bp)を

検出すると共に、当該バイト数Bytes (cb、bp)を利用可能なバイト数 (AvailableBytes)から差し引いた後、ステップSP45に進む。

## [0065]

このステップSP45において、CPU3は、利用可能なバイト数が0以下であるか否かを判断し、否定結果が得られた場合にはステップSP46に進んで、未処理コードブロックがあるか否かを判断する一方、肯定結果が得られた場合にはステップSP47に進む。

## [0066]

このステップSP46において肯定結果が得られた場合には、CPU3は、ステップSP48に進んでコードブロック番号cbに「1」を加えた後、再度ステップSP43に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのコードブロックが処理されたと判断してステップSP49に進む。

### $[0\ 0\ 6\ 7\ ]$

そしてステップSP49において、CPU3は、未処理ビットプレーンがあるか否かを判断し、肯定結果が得られた場合には、ステップSP50に進んでビットプレーン番号bpに「1」を加えた後、再度ステップSP42に戻って上述と同様の処理を繰り返す一方、否定結果が得られた場合には全てのビットプレーンが処理されたと判断してそのままステップSP51に進んで当該発生符号量予測処理手順RT3を終了する。

### [0068]

これに対してステップSP45の肯定結果として進んだステップSP47において、CPU3は、利用可能なバイト数が0であるか否かを判断し、否定結果が得られた場合にはステップSP52に進んで、コードブロック番号cbが「0」であるか否かを判断する一方、肯定結果が得られた場合にはそのままステップSP51に進んで当該発生符号量予測処理手順RT3を終了する。

#### [0069]

このステップSP52においてコードブロック番号 c b が「0」と判断された 場合には、ステップSP53に進んで、コードブロック番号 c b から「1」を差 し引いた後、ステップSP51に進んで当該発生符号量予測処理手順RT3を終 了する。

## [0070]

一方、ステップSP52においてコードブロック番号cbが「0」でないと判断された場合には、ステップSP54に進んで、コードブロック番号cbを最大値cbmaxにすると共にビットプレーン番号bpから「1」を差し引いた後、ステップSP51に進んで当該発生符号量予測処理手順RT3を終了する。

## $[0\ 0\ 7\ 1]$

ここで実際上、算術符号化部9Aにおいて計算された各ビットプレーンの発生 符号量を1フレーム分蓄積した状態を図8に示す。縦軸にビットプレーン、横軸 にコードブロックを割り当て、1フレームのコードブロック数を表す。

## [0072]

この図2に示すコードブロック分割を例にすると、レベル3の各成分は2個、レベル2の各成分は6個、レベル1の各成分は20個の合計86個から構成される。図8において斜線部分はストリームの存在するビットプレーン、すなわち発生符号量がゼロでない有意なビットプレーンである。ビットプレーン変換部7において検出されたゼロビットプレーンは符号を発生しない。

#### [0073]

ここで、有意なビットプレーン(図8の斜線部分)をMSB側のビットでかつレベル数の多い方(図8の左上)から順番に発生符号量を積算する。積算し続けて目標符号量を超える場合は、目標符号量を超えない最大の積算値のビットプレーンで終える。すなわち図9において、縦軸がビット3(bit3)で横軸がレベル1(Level)のHL成分の途中で終える。積算し続けて目標符号量を超えない場合は、全てのビットプレーンについて行う。以上積算されたビットプレーンを必要なビットプレーン(図9の斜線部分)と確定する。

### [0074]

実際には各ウェーブレットの階層レベルと帯域に重みをつける。すなわちウェーブレット変換部5(図1)より得られた係数を量子化部6において量子化する

#### [0075]

図10の例においては、レベル3のLL成分は1で割り(量子化しない)、レベル3のHL成分及びLH成分は2で割り、レベル3のHH成分は4で割るような量子化を行う。またレベル2のHL成分及びLH成分は16で割り、レベル2のHH成分は32で割るような量子化を行う。さらにレベル1のHL成分及びLH成分は128で割り、レベル1のHH成分は256で割るような量子化を行う。

# [0076]

このように図8に対応する図11に示すような量子化されたビットプレーンに対して伝送レートの制御を行い、図12に示すように、必要なビットプレーンを確定する。

### [0077]

このようにしてCPU3では、各コードブロックにおける各ビットプレーンについて、MSB側からLSB側の方向にかつ低域周波数側から高域周波数側の順に、輝度Y及び色差Cb、Crのコンポーネントの順番で、ビットプレーン単位で目標符号量になるまで選択することにより、最終的に固定ビット・トランケーションによるレート制御を行うことができる。

#### [0078]

### (4) 本実施の形態による動作及び効果

以上の構成において、この符号化装置1では、ウェーブレット変換処理された各コンポーネントデータD3について、所定サイズのワードをコードブロックとして、階層レベルごとにかつ帯域周波数ごとに分割した後、さらに当該各コードブロックを、各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する。

#### [0079]

その際、複数のビットプレーンのうち、MSB側のビットでかつレベル数の多い方の有意な状態にあるビットプレーンを残す一方、細かい情報が割り当てられた下位(LSB側)のビットプレーンを切り取るように、SDRAM4から読み出してレジスタR5Eに供給するコードブロック単位のデータをレート制御する

#### [0800]

この結果、各ビットモデル部8Aは、レジスタR5Eからパラレルで供給される各コードブロックにおける各ビットプレーンの各ビットに相当するコンテクストを作成した後、対応する各算術符号化部9Aにおいて、当該コンテクストを各ビットに同期させて順番にJPEG2000規格に準拠するエントロピー符号化処理を行う際に、必要最小限の時間で処理させることができる。

## [0081]

そして各算術符号化部9Aは、対応するビットモデル部8Aから送られてきたビットに対してコンテクスト毎の発生確率を演算した後、各算術符号化部9Aの演算結果に基づいて、各コードブロックにおける各ビットプレーンについて、MSB側からLSB側の方向にかつ低域周波数側から高域周波数側の順に、輝度Y及び色差Cb、Crのコンポーネントの順番で、ビットプレーン単位で目標符号量になるまで選択するようにして、1フレーム当りの発生符号量を一定にさせたストリームをSDRAM4を介してフォーマット生成部10に送る。フォーマット生成部10は、所望のストリーム順番に並べ替えると共にヘッダ類を付加して符号化ストリームを作成する。

#### [0082]

以上の構成によれば、この符号化装置1では、JPEG2000規格に準拠する符号化処理を行う際に、ユーザから見て比較的細かい情報である部分を取り除くようにして、1フレーム当りの発生符号量を一定になるようにデータの伝送レートを制御することにより、符号化処理を最小限の時間に抑えることができ、かくして符号化処理に要する伝送効率を向上することができる。さらにビットモデル部8Aと算術符号化部9Aの前に発生符号量を予測することにより、ビットモデル部8A及び算術符号化部9Aの各処理を最小限に抑えることができる。

### [0083]

#### (5) 他の実施の形態

なお上述のように本実施の形態においては、本発明の符号化装置として図1に 示す構成のものを適用するようにした場合について述べたが、本発明はこれに限 らず、ユーザから見て比較的細かい情報である部分に相当する所定数分のビット プレーンを取り除いて符号化処理に要する伝送効率を向上し、符号化処理を最小 限の時間に抑えられることができれば、この他種々の構成のものに広く適用することができる。

## [0084]

また本実施の形態においては、フレーム単位のウェーブレット変換を施したウェーブレット係数で所定サイズのコードブロック(フィルタリング係数)に分割するフィルタリング生成手段として、図1のウェーブレット変換部5を適用するようにして、画像データを高域周波数側から再帰的かつ階層的に低域周波数成分を抽出した後、階層レベルごとにかつ帯域周波数ごとに、各コードブロックに分割するようにした場合について述べたが、本発明はこれに限らず、入力された画像データをフィルタリング処理を施すことによりフィルタリング係数を生成することができれば、この他種々の構成のものに広く適用することができる。

### [0085]

さらに本実施の形態においては、フィルタリング生成手段により分割されたコードブロック(フィルタリング係数)を、各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する分割手段として、図1のビットプレーン変換部7を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成のものに広く適用することができる。

### [0086]

さらに本実施の形態においては、ビットプレーン変換部(分割手段)7により 分割された複数のビットプレーンをSDRAM4(図1)に記憶するようにした 場合について述べたが、本発明はこれに限らず、この他種々の構成からなる記憶 手段に記憶させるようにしても良い。

#### [0087]

さらに本実施の形態においては、SDRAM4に記憶されている複数のビットプレーンのうち、下位側から所定数のビットプレーンを取り除いた後、残りの各ビットプレーンのみを読み出して並列的に出力する読出制御手段として、CPU 3を適用するようにした場合について述べたが、本発明はこれに限らず、この他種々の構成のものに広く適用することができる。

# [0088]

## 【発明の効果】

上述のように本発明によれば、符号化装置において、入力された画像データをフィルタリング処理を施すことによりフィルタリング係数を生成するフィルタリング生成手段と、フィルタリング係数を各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する分割手段と、複数のビットプレーンのうち、下位側から所定数のビットプレーンを取り除いた後、残りの各ビットプレーンのみを読み出して並列的に出力する読出制御手段と、読出制御手段により並列的に出力された複数のビットプレーンについてそれぞれ符号化処理する複数の符号化手段とを設け、各符号化手段が符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、読出制御手段は、取り除くビットプレーンの数を決定するようにしたことにより、ユーザから見て比較的細かい情報である部分に相当する所定数分のビットプレーンを取り除いた分だけ、各符号化手段がそれぞれ符号化処理を行う前段階での処理時間の変動を未然に防止することができ、かくして符号化処理に要する伝送効率を格段と向上し得る符号化装置を実現できる

### [0089]

また本発明によれば、符号化方法において、入力された画像データをフィルタリング処理を施すことによりフィルタリング係数を生成する第1のステップと、フィルタリング係数を各画素の最上位ビットから最下位ビットまでの複数のビットプレーンに分割する第2のステップと、分割された複数のビットプレーンのうち、下位側から所定数のビットプレーンを取り除いた後、残りの複数のビットプレーンのみを読み出して並列的に出力する第3のステップと、並列的に出力された複数のビットプレーンについてそれぞれ符号化処理する第4のステップとを設け、第4のステップにおいて各符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、第3のステップでは、取り除くビットプレーンの数を決定するようにしたことにより、ユーザから見て比較的細かい情報である部分に相当する所定数分のビットプレーンを取り除いた分だけ、各符号化処理を行う前段階での処理時間の変動を未然に防止することができ、かくして符号化処理に要する伝送効率を格段と向上し得る符号化方法を実現できる。

### 【図面の簡単な説明】

### 【図1】

本実施の形態による符号化装置の構成を示すブロック図である。

# 【図2】

ウェーブレット変換処理の説明に供する略線的な平面図である。

### 【図3】

コードブロック及びビットレーンの説明に供する略線図である。

### 【図4】

量子化後のコードブロック及びこれに対応するビットプレーンの内容の説明に 供する略線図である。

#### 【図5】

CPUの機能ブロックの説明に供する略線図である。

### 【図6】

有意サンプル計算処理手順の説明に供するフローチャートである。

## 【図7】

符号量推定及び1次レート制御処理手順の説明に供するフローチャートである

### 【図8】

1フレーム分蓄積された各ビットプレーンの発生符号量の説明に供する平面図である。

### 【図9】

1フレーム分蓄積された各ビットプレーンの発生符号量の説明に供する平面図である。

# 【図10】

1フレーム分蓄積された各ビットプレーンの発生符号量の説明に供する平面図である。

#### 【図11】

1フレーム分蓄積された各ビットプレーンの発生符号量の説明に供する平面図である。

# 【図12】

1フレーム分蓄積された各ビットプレーンの発生符号量の説明に供する平面図である。

# 【図13】


発生符号量予測処理手順の説明に供するフローチャートである。

# 【符号の説明】


1 ……符号化装置、2 ……ビデオ入力部、3 …… CPU、4 ……SDRAM、5 ……ウェーブレット変換部、6 ……量子化部、7 ……ビットプレーン変換部、8 A ……ビットモデル部、9 A ……算術符号化部、10 ……フォーマット生成部、11 ……レート制御部、PSG ……インターフェース、R1E~R7E ……レジスタ、RT1 ……有意サンプル計算処理手順、RT2 ……符号量推定及び1次レート制御処理手順、RT3 ……発生符号量予測処理手順。

# 【書類名】図面

【図1】



【図2】










図3 コードブロック及びドットレーン



 $\widehat{\mathbf{z}}$ 

【図4】



出証特2004-3015540

【図5】





図5 CPUの機能ブロックの樹路構成





# 【図7】






図7 符号量推定及び1次レート制御処理手順

【図8】




1フレーム分蓄積された各ビットプレーンの発生符号量(1) <u>図</u>

【図9】




【図10】



1フレーム分蓄積された各ビットプレーンの発生符号量 0 洆

【図11】




出証特2004-3015540

1フレーム分蓄積された各ビットプレーンの発生符号量(4)

<u>図</u>

[図12]



# 【図13】




図13 発生符号量予測処理手順

【書類名】

要約書

【要約】

### 【課題】

本発明は、符号化処理に要する伝送効率を格段と向上し得る符号化装置及び符号化方法を実現するものである。

# 【解決手段】

各符号化手段が符号化処理を行う際に1フレーム当りの発生符号量を一定にさせるように、読出制御手段は、取り除くビットプレーンの数を決定するようにしたことにより、ユーザから見て比較的細かい情報である部分に相当する所定数分のビットプレーンを取り除いた分だけ、各符号化手段がそれぞれ符号化処理を行う前段階での処理時間の変動を未然に防止することができるようにした。

【選択図】

図 9

特願2003-109053

出願人履歴情報

識別番号

[000002185]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月30日 新規登録 東京都品川区北品川6丁目7番35号 ソニー株式会社